Bài viết này sẽ trình bày một số khái niệm và định nghĩa cơ bản của bộ điều chỉnh điện áp LDO (low dropout voltage), cũng như giải thích một số ý tưởng cơ bản về điện áp rơi (dropout voltage), điều chỉnh điện áp (voltage regulator), dòng tĩnh (quiescent current), dòng chờ (standby current), hiệu năng, đáp ứng tạm thời, ổn định vào ra, tỷ lệ “từ chối” nguồn cấp (power rejection), điện áp nhiễu đầu ra, độ chính xác và công suất tiêu tán. Mỗi khái niệm sẽ bao gồm một ví dụ để giúp người đọc dễ tiếp cận hơn.
Điện áp rơi
Điện áp rơi là độ chênh lệch giữa điện áp đầu vào và điện áp đầu ra. Điểm tính điện áp rơi là điểm điện áp đầu vào mà tại đó IC nguồn bắt đầu dừng việc điều chỉnh điện áp. Vùng điện áp rơi là vùng tính từ điểm tính điện áp rơi, hạ dần cho tới khi điện áp đầu ra bằng 0. Trong vùng điện áp rơi, IC nguồn sẽ dừng điều chỉnh điện áp, dưới vùng điện áp rơi, IC nguồn sẽ dừng hoạt động. Có thể hiểu điện áp rơi là mức độ chênh lệch nhỏ nhất giữa điện áp vào và điện áp ra để IC có thể hoạt động ổn định, đảm bảo hiệu năng. IC LDO sẽ có điện áp rơi nhỏ hơn nhiều loại IC nguồn khác (low dropout) do đó có hiệu năng tốt hơn.
Hình dưới thể hiện mạch điện lý tưởng của 1 IC LDO. Trong vùng điện áp rơi, transistor PMOS bên trong IC hoạt động như một điện trở, và điện áp rơi được mô tả dưới tham số điện trở mở trans (Ron).
Hình 1. Mạch điện lý tưởng của một IC LDO
Vdropout = Io * Ron
Ví dụ, hình dưới mô tả đặc tuyến điện áp vào-ra của IC TPS76733 3.3V LDO. Điện áp rơi danh định của IC này là 350mV ở 1A. Vì vậy, IC LDO bắt đầu vào vùng điện áp rơi ở điện áp vào 3.65V. Vùng điện áp rơi từ 2V đến 3.65V. Trong vùng này, vẫn có điện áp ra nhưng không còn chính xác ở 3.3V. Dưới vùng này, IC không còn hoạt động.
Hình 2. Đường đặc tuyến vào ra của IC TPS76733 LDO
Dòng tĩnh – Quiescent current trên LDO
Dòng tĩnh, hay dòng đất, là sự khác biệt giữa dòng điện đầu vào và dòng điện đầu ra. Dòng tĩnh càng thấp thì hiệu năng chuyển đổi nguồn càng cao. Hình dưới mô tả định nghĩa dòng tĩnh.
HÌnh 3. Dòng tĩnh – Quiescent Current
Dòng tĩnh bao gồm dòng vi sai (như dòng rơi trên điện trở lấy mẫu, dòng của bộ khuếch đại lỗi) và dòng cực cửa của các transistor/mosfet trong IC. Nhìn chung là các dòng điện không được chuyển đến cấp cho đầu ra. Giá trị của dòng tĩnh phần lớn được định nghĩa bởi các phần tử dẫn dòng trong IC, cấu trúc IC, nhiệt độ môi trường…
Với transistor lưỡng cực, dòng tĩnh tăng tỷ lệ thuận với dòng ra do các phần tử dẫn dòng được điều khiển bởi dòng. Bên cạnh đó, trong vùng điện áp rơi, dòng tĩnh có thể tăng do sự chồng chất các dòng điện song song giữa cực emitterr và cực base của transistor lưỡng cực. Với MOS transistor, dòng tĩnh gần như là hằng số khi so sánh với dòng tải vì phần tử này được điều khiển bởi áp. Các thành phần tạo dòng tĩnh chỉ bao gồm dòng vi sai, điện trở lấy mẫu và bộ khuếch đại tín hiệu lỗi. Trong các ứng dụng mà công suất tiêu thụ rất quan trọng, LDO sử dụng MOS transistor chắc chắn sẽ được lựa chọn.
Dòng nghỉ – standby current trên LDO
Dòng nghỉ là dòng điện được tiêu thụ bởi IC LDO khi điện áp đầu ra bị tắt bởi tín hiệu tắt. Bộ tham chiếu và bộ khuếch đại tín hiệu lỗi trong LDO sẽ không hoạt động trong chế độ nghỉ như trong hình dưới.
Hình 4. Chế độ nghỉ – Standby mode
Hiệu năng của IC LDO
Hiệu năng của IC LDO bị giới hạn bởi dòng tĩnh và điện áp vào ra như sau:
Để có hiệu năng cao, điện áp rơi và dòng tĩnh phải rất nhỏ. Thêm vào đó, điện áp khác biệt giữa đầu vào và đầu ra cũng phải nhỏ nhất có thể, điều này là do công suất tiêu tán trên LDO ảnh hưởng mạnh đến hiệu năng (Power Dissipation = (Vi – Vo)Io). Như vậy, điện áp vào ra là yếu tố ảnh hưởng trực tiếp đến hiệu năng hơn là các tham số tải.
Ví dụ:
Hiệu năng của TPS76933 3.3V LDO la fbao nhiêu với các điều kiện hoạt động dưới đây. Điện áp vào từ 3.6V đến 4.5V. Dòng điện ra là 80mA đến 100mA. Dòng tĩnh lớn nhất là 17uA.
Hiệu năng nhỏ nhất có thể xác định như sau:
Nếu điện áp vào thay đổi từ 3.6V đến 4V, hiệu năng nhỏ nhất là:
Đáp ứng tức thời của LDO
Đáp ứng tức thời là mức biến đổi điện áp ra cao nhất cho một bước biến đổi dòng điện. Đáp ứng tức thời là hàm của giá trị dung kháng tụ điện đầu ra (C0), điện trở nối tiếp tương đương (ESR) của tụ đầu ra; tụ bypass (Cb) thường được thêm vào tụ đầu ra để tạo đáp ứng tức thời trển tải tốt hơn, và tăng tối đa dòng tải cho phép (Io,max). Biến đổi điện áp tức thời lớn nhất được định nghĩa như sau:
Trong đó ∆t1 tương ứng với băng thông vòng lặp kín của LDO. ∆VESR là biến đổi điện áp do điện trở tương đương ESR của tụ điện đầu ra.
Hình 5. Đáp ứng tức thời của LDO
Hình trên mô tả đáp ứng tức thời của LDO 1.2V, 100mA với tụ đầu ra 4.7 µF. Bước thử nghiệm là 90mA thể hiện ở đường đồ thị phía trên. Đường đồ thị phía dưới thể hiện điện áp đầu ra rơi khoảng 120mV và sau đó vòng điều khiển điện áp của LDO bắt đầu đáp ứng trong khoảng 1us (∆t1 = 1 µs). Băng thông tần số của LDO được xác định bởi ∆t1. Cuối cùng, điện áp đầu ra đạt trạng thái ổn định sau khoảng 17 µs. Để có được đáp ứng tức thời tốt hơn, cần có tụ đầu ra lớn hơn, ESR thấp hơn, băng thông LDO cao hơn, để LDO đạt yêu cầu CSR.
Đáp ứng điện áp trên điện áp vào – Line regulation
Đáp ứng điện áp trên điện áp vào hay line regulation là đại lượng đánh giá khả năng duy trì ổn định điện áp đầu ra khi điện áp đầu vào bị biến đổi. Đáp ứng điện áp trên điện áp được định nghĩa như sau:
Hình 6. Đáp ứng điện áp tức thời của TPS77933
Hình trên mô tả đáp ứng điện á p tức thời của TPS77933 3.3V LDO. Một bước thay đổi của điện áp đầu vào được tạo ra, thể hiện trên đồi thị phía dưới bên trái. Kết quả là điện áp đầu ra cũng thay đổi thể hiện trên đồ thị phía bên phải. Đáp ứng điện áp được định nghĩa bởi ∆VLR1 và ∆VLR2 do đáp ứng điện áp là trạng thái ổn định (tất cả các yếu tố tần số bị bỏ qua). Hình dưới mô tả hiệu năng mạch điện của TPS76933 theo điện áp đầu vào. Đường nét đứt mô tả vùng biến đổi điện áp đầu ra (∆VLR) gây ra bởi điện áp đầu vào. Tăng hệ số khuếch đại của vòng lặp mở để cải thiện đáp ứng điện áp.
Hình 7. Đáp ứng điện áp tức thời của TPS77933
Đáp ứng điện áp trên dòng tải – Load regulation
Đáp ứng điện áp trên dòng tải hay load regulation thể hiện khả năng duy trì ổn định điện áp đầu ra trên sự biến đổi của tải đầu ra. Đại lượng này được định nghĩa như sau:
Hình 8. Đáp ứng điện áp trên dòng tải
Trường hợp xấu nhất trong biến đổi điện áp đầu ra là dòng tải đột ngột thay đổi từ 0 tới giá trị cực đại hoặc ngược lại (xem hình trên). Đáp ứng điện áp trên tải đầu ra được định nghĩa bởi ∆VLDR do giá trị này là giá trị trạng thái tĩnh như load regulation. Hình dưới là mô tả hiệu năng của TPS76350 5V khi xem xét trên dòng điện đầu ra. Tăng hệ số khuếch đại của vòng điều khiển mở để cải thiện tham số này.
Hình 9. Hiệu năng của IC TPS76350 LDO trên dòng điện đầu ra
Tỷ lệ chống đập mạch- Power supply rejection ratio
Tỷ lệ chống đập mạch (PSRR) đánh giá khả năng chống dao động điện áp đầu ra khi điện áp đầu vào đập mạch thiếu ổn định. Khác với line regulation, PSRR có đánh giá tới các yếu tố tần số.
Tỷ lệ chống đập mạch được định nghĩa như sau:
Hình 10. Tỷ lệ chống đập mạch – PSRR
Ví dụ, PSRR trong dải tần từ 100kHz đến 1MHz đặc biệt quan trọng khi đầu ra của nguồn xung DC/DC (switch mode power supply – SMPS) được sử dụng để cấp nguồn cho LDO. Tần số đập mạch đầu ra của SMPS thường nằm trong dải tần số đã đề cập ở đồ thị phía trên. Có thể thấy, PSRR không thật sự tốt cho các ứng dụng sử dụng SMPS trên toàn dải tần số. Trường hợp xấu nhất xảy ra khi Resr lớn và Cb thấp. Vòng điều khiển sẽ là đối tượng chống đập mạch quan trọng nhất. Hạ ESR, tăng tụ đầu ra và thêm tụ bypass để cải thiện PSRR.
Điện áp nhiễu đầu ra
Điện áp nhiễu đầu ra là giá trị RMS của điện áp nhiễu đầu ra trên một dải tần xác định (10Hz tới 100kHz) dưới điều kiện dòng đầu ra không đổi và điện áp đầu vào không bị đập mạch. Nhiễu này được tạo ra bởi bản thân LDO
Hình 11. Điện áp nhiễu đầu ra LDO
Hầu hết nhiễu đầu ra này tạo ra bởi bộ tham chiếu điện áp nội. Giá trị danh định của điện áp nhiễu đầu ra thường rơi từ 100 tới 500 µV. TI-TPS764xx có chân để nối với tụ bypass nhằm bù nhiễu để giảm nhiễu đầu ra. Tụ bypass cùng với điện trở nội sẽ tạo thành bộ lọc thông thấp. TI-TPS764xx có thể đạt mức nhiễu 50 µV chỉ với tụ bypass 0.01 µF và tụ đầu ra 4.7 µF.
Mức độ bất ổn định của LDO
Hình 12. Vùng ổn định của điện trở bù nối tiếp
Các hãng sản xuất LDO thường cung cấp đồ thi mô tả vùng ổn định của điện trở bù nối tiếp (compensation series resistance – CSR) do CSR là tác nhân chủ yếu gây ra độ bất ổn định của dòng điện đầu ra. CSR là tổng của điện trở nối tiếp tương đương Resr của tụ đầu ra và các điện trở cộng thêm. Nếu Resr quá nhỏ, một điện trở có thể được sử dụng để mắc nối tiếp với tụ đầu ra như hình trên. Đồ thị bên phải mô tả vùng ổn định của LDO với giá trị CSR xác định. Đặc tuyến cho thấy CSR phải nằm giữa 0.2Ω và 9 Ω thì LDO mới có thể ổn định. Tụ hoá tanta, tụ nhôm hay tụ gốm nhiều lớp đều phù hợp để làm tụ đầu ra.
Độ chính xác của LDO
Độ chính xác chung bị tác động bởi line regulation (∆VLR), load regulation (∆VLDR), độ trôi điện áp tham chiếu (∆Vo,ref), error amplifier voltage drift (∆Vo,a), độ biến chính xác điện trở tham chiếu (∆Vo,r), và hệ số nhiệt độ (∆VTC):
Độ biến đổi điện áp đầu ra thường chịu ảnh hưởng nhiều nhất bởi độ trôi theo nhiệt độ của mức tham chiếu điện áp cố định, độ trôi nhiệt độ của tham số các bộ khuếch đại, và độ chính xác của điện trở lấy mẫu. Load regulation, line regulation, sai số khuếch đại và độ lệch cố định thường chiếm 1 tới 3% độ chính xác chung.
Hình 13. Độ chính xác tổng cộng của LDO
Ví dụ:
Độ chính xác tổng cộng của một LDO 3.3V thể hiện trong trên, trong dải nhiệt độ từ 0° tới 125°với các tham số hoạt động như sau: hệ số nhiệt độ là100 ppm/°C, độ chính xác điện trở lấy mẫu là 0.25%, điện áp đầu ra thay đổi do load regulation và line regulation lần lượt là ±5 mV, và±10 mV. Độ chính xác tham chiếu là 1%
Điện áp đầu ra có thể được tính như sau:
Vì vậy, điện áp tham chiếu Vref bằng một nửa điện áp đầu ra và:
Cuối cùng, độ chính xác tổng cộng bằng:
Công suất tiêu tán và nhiệt độ vùng tiếp giáp
Hầu hết LDO xác định một nhiệt độ vùng tiếp giáp để đảm bảo khả năng hoạt động. Nhiệt độ vùng tiếp giáp cao nhất cho phép để đảm bảo linh kiện không bị hư hại cũng được định nghĩa. Tham số này nhằm giới hạn công suất tiêu tán mà LDO có thể hoạt động bình thường trong bất kỳ dạng ứng dụng nào. Để đảm bảo nhiệt độ vùng tiếp giáp nằm trong giới hạn cho phép, cần tính toán công suất tiêu tán tối đa cho phép PD(max) và công suất tiêu tán thực tế PD.
Công suất tiêu tán cực đại được định nghĩa như sau:
Trong đó:
- TJmax là nhiệt độ vùng tiếp giáp cao nhất cho phép
- RθJA là hệ số kháng nhiệt, giữa lớp tiếp giáp và môi trường bên ngoài phụ thuộc vào kiểu đóng gói linh kiện, 285°C/W với kiểu chân 5-terminal SOT23.
- TA là nhiệt độ bên ngoài môi trường.
Còn công suất tiêu tán thực tế được tính như sau:
Hình 14. Công suất tiêu tán trên các dòng IC TPS
Hình trên mô tả vùng hoạt động an toàn của một vài của TI trên góc độ dòng điện đầu ra, mức độ khác b iệt giữa điện áp vào – ra và công suất tiêu tán. Công suất tiêu tán cực đại PD(max) không được nằm ngoài vùng an toàn được mô tả trên đồ thị. Mạch bảo vệ nhiệt độ sẽ tắt IC LDO nếu nhiệt độ vượt quá 165°C. IC LDO sẽ tự phục hồi hoạt động nếu nhiệt độ hạ xuống dưới 140°C.